Разделы сайта

Радиорелейные линии синхронной цифровой иерархии

Рисунок 2.3.5 - Структура сигнала на выходе многоуровневого кодера

После мультиплексора сигналы поступают на скремблер, в котором к ним добавляется псевдослучайная последовательность, устраняющая в двоичном сигнале длинные последовательности нулей и единиц.

В преобразователе скорости 2 суммарная скорость цифрового потока увеличивается на 10 Мбит/с (рисунок 2.3.5) и полученные цифровых потоков суммарной скоростью около 170 Мбит/с поступают на модуль предкоррекции ошибок и размещения. Свободные тактовые интервалы, полученные на выходе преобразователя скорости 2, присутствуют только в первом в соотношении 3/4 (три информационных символа из четырех) и втором в соотношении 11/12 цифровых потоков из шести.

Операция размещения (mapping) полученных цифровых потоков на фазоамплитудной плоскости (constellation - созвездие) сигнала модулятора заключается в том, что соседние точки на созвездии определяются первыми из шести потоков, который имеет наибольшую защиту (3/4). Это определяется тем, что из-за действия шумов и помех наиболее вероятным будет переход данной точки созвездия на соседние точки.

Перейти на страницу: 1 2 3 4

Самое читаемое:

Конструкторско-технологическое проектирование печатной платы
печатная плата Проектирование печатных плат (ПП) представляет трудоемкий, но очень важный процесс. Для того, чтобы обеспечить функционирование электронной аппаратуры (ЭА) необходимы не только схемотехнические решения, функциональная точность, надежность, но и учет влияния внешней среды, конструктивных, эксплуатационных требований, пр ...