Разделы сайта

Радиорелейные линии синхронной цифровой иерархии

Рисунок 2.3.5 - Структура сигнала на выходе многоуровневого кодера

После мультиплексора сигналы поступают на скремблер, в котором к ним добавляется псевдослучайная последовательность, устраняющая в двоичном сигнале длинные последовательности нулей и единиц.

В преобразователе скорости 2 суммарная скорость цифрового потока увеличивается на 10 Мбит/с (рисунок 2.3.5) и полученные цифровых потоков суммарной скоростью около 170 Мбит/с поступают на модуль предкоррекции ошибок и размещения. Свободные тактовые интервалы, полученные на выходе преобразователя скорости 2, присутствуют только в первом в соотношении 3/4 (три информационных символа из четырех) и втором в соотношении 11/12 цифровых потоков из шести.

Операция размещения (mapping) полученных цифровых потоков на фазоамплитудной плоскости (constellation - созвездие) сигнала модулятора заключается в том, что соседние точки на созвездии определяются первыми из шести потоков, который имеет наибольшую защиту (3/4). Это определяется тем, что из-за действия шумов и помех наиболее вероятным будет переход данной точки созвездия на соседние точки.

Перейти на страницу: 1 2 3 4

Самое читаемое:

Разработка микропроцессорной системы на основе процессора MC68000
микропроцессор память блок шина 1. Разработать микропроцессорную систему на базе процессора MC68000. 2. Разработать и нарисовать структурную и принципиальную схему МПС. Произвести подключение шины адреса, данных и управления к соответствующим блокам на схеме. Сформировать блок устройства памяти (ОЗУ и ПЗУ) и подключить е ...